|
关于我们
 书单推荐 更多 新书推荐 更多 |
逻辑与计算机设计基础 
定 价：139 元
9 7 7 8 1 7 0 3 8 0 0 2 6  《逻辑与计算机设计基础（原书第5版·中文导读版）》以“夯实基础、衔接前沿、理论落地”为核心，构建了从逻辑设计到计算机架构的完整知识体系。全书结构清晰、层层递进，分为逻辑设计、数字系统设计、计算机设计三大模块：第1~4章系统讲解数字系统与信息、组合逻辑电路、组合逻辑设计、时序电路等基础理论，奠定数字设计核心能力；第5~7章聚焦数字硬件实现、寄存器与寄存器传输、存储器，搭建理论与工程实践的桥梁；第8~12章深入计算机设计核心，涵盖计算机设计、指令集架构、RISC与CISC中央处理器、输入/输出与通信及存储器系统，全面覆盖现代计算机设计关键技术。《逻辑与计算机设计基础（原书第5版·中文导读版）》理论与实践并重，通过清晰的概念解析、渐进式的案例开发帮助读者夯实基础，无论是计算机科学与技术、电子信息工程、电气工程及自动化等专业的师生，还是从事数字系统设计的工程技术人员，都能从中获得系统的知识体系与实用的实践指导。 内容全面，结构清晰从逻辑设计的基础知识出发，逐步深入数字系统设计和计算机设计的核心内容，涵盖了从布尔代数、组合逻辑到时序电路，再到现代计算机架构的全方位知识体系。理论基础，实践典型不仅注重理论知识的讲解，还通过丰富的实例和硬件描述语言的应用，帮助读者将理论转换为实践。特别是对现场可编程门阵列和现代设计工具的详细介绍，为学生提供了贴近工业实践的学习体验。技术关键，设计灵活书中对抽象层次、硬件描述语言和高性能处理器进行深入讨论，内容设计极具灵活性，读者可以根据不同的需求选择不同的章节进行学习。资源丰富，便于教学为了便于教师教学，提供丰富的教学资源，获取方式详见前言。 前言 本书旨在为读者提供逻辑设计、数字系统设计与计算机设计的基础框架。第5版的推出标志着教材内容的持续演进——从1997年第一作者对前作的改编开始，本书始终保持以硬件设计为核心，逻辑设计与计算机设计原理相结合的独特体系。多年来，本书通过新增硬件描述语言等内容，删减或弱化重要性下降的章节，以及修订现有内容以同步计算机技术与CAD工具的变革等方式紧跟行业发展趋势。 本版变化 第5版图书的修订体现了技术与设计实践的重大变革，这些变革要求计算机系统设计人员在更高抽象层次开展工作，并管理更复杂的系统规模。当前逻辑设计、数字系统设计与计算机设计的抽象层级，已显著超越传统教学所覆盖的范畴。本次更新的核心目标在于： 更有效地弥合计算机设计领域（特别是逻辑层级）的现有教学体系与工程实践之间的鸿沟。在保持图书架构灵活性的前提下，特别强调： 支持教师根据授课需求调整技术内容的深度与广度，同时满足电子与电气工程/计算机科学与技术两类受众的教学需求。该版本的基本修订包括如下内容。 第1章的更新包括讨论计算系统抽象层次及其在数字设计中的作用，以及对数字设计流程进行概述。第1章还新增了关于国际化字母数字编码的内容。 本书从第2章开始引入硬件描述语言（HDL），较之前版本更早。在组合逻辑和时序逻辑设计的章节中，HDL电路描述与逻辑原理图和状态图并列呈现，以体现HDL在当代数字系统设计实践中的日益增长的重要性。关于传输延迟的内容（这是数字系统中的一阶设计约束）已移至第2章。 第3章将第4版图书第3章的功能模块内容与第4版图书第4章的算术内容合并，呈现了一组常见的组合逻辑功能模块。全章贯穿功能模块的HDL模型介绍。第3章引入了层次化设计的概念。 时序电路出现在第4章，该章既包括第4版图书第5章的设计流程描述，也包括第4版图书第6章关于时序电路定时、输入同步和亚稳定性的内容。JK和T触发器的描述已从书中移除。 第5章介绍了与数字硬件实现相关的主题，包括互补金属氧化物半导体（CMOS）电路和可编程逻辑的设计。除了保留第4版第6章的大部分内容外，第5章还新增了关于测试和验证对设计成本影响的简要讨论。由于使用本书的许多课程包含基于现场可编程门阵列（FPGA）的实验练习，所以FPGA的描述有所扩展，采用了一个简单的通用FPGA架构来解释许多商用FPGA系列中常见的基本可编程元件。 其余涉及计算机设计的章节也已更新，显著的变化包括将第4版图书第2章中关于高阻抗缓冲器的内容移至第6章的总线传输部分，并在第9章中增加了关于如何使用过程调用与返回指令来实现高级语言函数调用的讨论。 本书提供数字设计与计算机设计的整合内容，重点强调现代设计所依赖的基础理论。本书通过以下方式强化学习效果： 清晰的概念解析； 渐进式的案例开发（从简单组合逻辑应用逐步过渡到基于RISC核心构建的CISC架构）。内容特色包含： 传统知识体系的完整覆盖； 计算机辅助设计方法详解； 问题建模与验证技术； 系统化解决问题能力的培养。在（课程/教学）内容安排上提供灵活选择空间，可自主涵盖以下专题： 逻辑设计、数字系统设计、计算机体系结构设计，同时支持硬件描述语言的弹性教学方案（有三种选项，即不涉及HDL、VHDL和Verilog语言）。 本书各章结构安排如下： 第1~4章讲述逻辑设计，第5~7章探讨数字系统设计，第8~12章聚焦计算机设计。此编排具有双重优势： 夯实数字系统设计的基础知识体系，采用自底向上的方式渐进构建理论基础，为后续章节开展自顶向下的计算机设计提供支撑。各章主题概要如下。 前言 前言 逻辑设计 第1章数字系统与信息介绍了数字计算机、计算机系统设计的抽象层次、嵌入式系统及信息表示（包括数制、算术运算和编码等内容）。 第2章组合逻辑电路讨论了门电路及其类型，此外还介绍了设计和成本优化的基本思想。涉及的概念包括布尔代数、代数优化和卡诺图优化、传播延迟，以及使用VHDL和Verilog的结构化和数据流模型的门级硬件描述语言模型。 第3章组合逻辑设计首先概述了现代逻辑设计流程，然后详细介绍了组合逻辑设计实例的各个设计步骤，包括问题描述、逻辑优化、与非门/或非门技术映射及验证。此外，本章还涵盖了组合设计的功能模块，包括使能与输入确定、解码与编码、代码转换、选择与分配、加法与减法、递增与递减、填充与扩展、移位操作及其具体实现。本章还包括许多逻辑功能模块的VHDL和Verilog模型。 第4章时序电路涵盖了时序电路的分析与设计。重点介绍了锁存器和边沿触发器（以D触发器为主），着重阐述了状态图和状态表的构建方法。本章完整展示了时序电路的设计流程，包括规范制定、问题描述、状态分配、触发器输入和输出方程的确定、优化、技术映射和验证。本章还介绍了一种图形化的状态机图模型，用于表示过于复杂而无法用传统状态图建模的时序电路，并通过两个实际案例进行了说明。本章包括触发器和时序电路的VHDL和Verilog描述，介绍了过程化行为级VHDL和Verilog语言结构及用于验证的测试平台。本章讨论了时序电路的延迟和定时特性，并介绍了异步输入的同步化和亚稳态问题。 数字系统设计 第5章数字硬件实现主要介绍了底层技术的各个方面，包括MOS晶体管、CMOS电路及可编程实现技术。可编程逻辑部分涵盖了只读存储器（ROM）、可编程逻辑阵列（PLA）、可编程阵列逻辑（PAL）和现场可编程门阵列（FPGA）。本章通过一个简单的FPGA架构示例，展示了在更复杂的商用FPGA硬件中出现的许多可编程元件。 第6章寄存器与寄存器传输讨论了寄存器及其应用。移位寄存器和计数器的设计基于第3章和第4章介绍的触发器功能及其实现。其中，仅行波计数器是作为一个全新的概念引入的。寄存器传输同时考虑了并行和串行设计，并讨论了时间与空间的权衡。本章重点介绍了能够执行多种操作的多功能寄存器的寄存器单元设计。此外，本章还介绍了使用寄存器传输语句和状态机图进行数据通路和控制单元集成设计的过程，并通过两个实际案例进行了说明，同时介绍了部分寄存器类型的VHDL和Verilog描述。 第7章存储器介绍了静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM），以及基本的存储器系统。此外，本章还简要描述了各种不同类型的DRAM。 计算机设计 第8章计算机设计涵盖了寄存器文件、功能单元、数据通路及两种简单的计算机（单周期计算机和多周期计算机）。重点在于数据通路和控制单元的设计概念，这些概念用于在单周期和多周期设计中实现特定的指令和指令集。 第9章指令集架构介绍了指令集架构的多个方面。本章涉及地址计数、寻址模式、架构类型及指令类型，并介绍了浮点数表示和运算。此外，还介绍了包括过程调用和中断在内的程序控制架构。 第10章RISC与CISC中央处理器涵盖了高性能处理器的概念，包括流水线式RISC处理器和CISC处理器。该CISC处理器通过对RISC处理器的改进增加微码硬件，实现在RISC流水线上执行CISC指令集，这是现代CISC处理器采用的方案。此外，本章还描述了高级CPU的概念和架构，包括两个多CPU微处理器的实例。 第11章输入/输出与通信主要讨论了CPU与存储器之间的数据传输、输入/输出接口及外围设备。内容包括对键盘、液晶显示（LCD）屏和硬盘等外围设备的讨论，并以键盘接口为例进行了图示说明。其他技术主题包括串行通信［含通用串行总线（USB）］和中断系统的实现机制。 第12章存储器系统重点介绍了存储器层次结构。通过分析高速缓存、主存和主存、硬盘之间的关系，引入并阐释了局部性原理的概念。此外，还系统性地概述了高速缓存设计参数。在内存管理方面，着重论述了支持虚拟内存的分页机制和转译后备缓冲器(TLB)的工作原理。 数字资源 除了正文内容外，外方出版社还提供了以下数字资源（扫描右侧二维码获取访问方式）： （1） 阅读补充材料，包括从前几版图书中删除的内容； （2） 所有示例的VHDL和Verilog源文件； （3） 用于FPGA设计和HDL仿真的计算机辅助设计工具的链接； （4） 书中复杂图表和表格的投影原件。 本书作者感谢为第4版图书提供意见的教师们，他们的影响在本版图书中仍然可见，特别是范德比尔特大学的Bharat Bhuva教授、圣何塞州立大学的Donald Hung教授，以及威斯康星大学麦迪逊分校电气与计算机工程系的Katherine Compton、Mikko Lipasti、Kewal Saluja、Leon Shohet教授和Michael Morrow副研究员。我们感谢教师和学生对第4版图书提出的更正，特别是多特学院的Douglas De Boer教授。在准备第5版的过程中，我收到了来自弗吉尼亚理工大学的Patrick Schaumont和Cameron Patterson，以及瑞典皇家理工学院（KTH）的Mark Smith对第4版的宝贵反馈。我还受益于与弗吉尼亚理工大学的Kristie Cooper和Jason Thweatt关于在我们系更新的计算机工程导论课程中使用第4版的多次讨论。我还要感谢Pearson团队为本书所做的辛勤工作，特别是Andrew Gilfillan选择我作为新的第三作者，并帮助规划新版； Julie Bai在Andrew调任其他职位后熟练处理了过渡工作，并为手稿提供了指导、支持和宝贵反馈； Pavithra Jayapaul在文本制作中的帮助以及对我延迟的耐心（尤其是在撰写本前言时）； 以及Scott Disanno和Shylaja Gattupalli在文本制作中的细心指导。特别感谢Morris Mano和Charles Kime撰写本书的前几版，能够被选为他们的继任者，我感到无比荣幸。最后，我要感谢Karen、Guthrie和Eli在我写作期间的耐心支持。 Tom Martin 弗吉尼亚州布莱克斯堡 M.莫里斯·马诺(M.MorrisMano)，加利福尼亚州立大学洛杉矶分校计算机工程系的荣誉退休教授，深耕该领域教学与研究多年，学术成果丰硕。出版了《逻辑与计算机设计基础》《数字设计》《计算机系统结构》等多部畅销教材，多部作品被翻译为多国语言，历经多版修订仍广受欢迎。查尔斯·R.凯姆(CharlesR.Kime)，任职于威斯康星大学麦迪逊分校，长期深耕计算机逻辑设计等相关领域的教学与研究工作，学术积淀深厚、成果丰硕。汤姆·马丁(TomMartin)，任职于弗吉尼亚理工大学，长期投身电气与计算机工程领域的教学、研究及教材编写工作，学术功底扎实、行业经验丰富。 目录 Chapter 1 DIGITAL SYSTEMS AND INFORMATION2 11Information Representation 3 The Digital Computer5 Beyond the Computer6 More on the Generic Computer9 12Abstraction Layers in Computer Systems Design11 13Number Systems14 Binary Numbers16 Octal and Hexadecimal Numbers17 Number Ranges19 14Arithmetic Operations 19 15Decimal Codes24 16Alphanumeric Codes25 ASCII Character Code25 Parity Bit28 17Gray Codes29 18Chapter Summary31 References32 Chapter 2 COMBINATIONAL LOGIC CIRCUITS34 21Binary Logic and Gates35 Binary Logic35 Logic Gates37 HDL Representations of Gates41 22Boolean Algebra42 Basic Identities of Boolean Algebra46 Algebraic Manipulation48 Complement of a Function51 23Standard Forms52 Minterms and Maxterms52 Sum of Products56 Product of Sums57 24TwoLevel Circuit Optimization58 Cost Criteria58 Map Structures60 TwoVariable Maps62 ThreeVariable Maps64 25Map Manipulation68 Essential Prime Implicants68 Nonessential Prime Implicants70 ProductofSums Optimization71 DontCare Conditions72 26ExclusiveOr Operator and Gates75 27Gate Propagation Delay77 28HDLs Overview79 29HDL Representations—VHDL83 210HDL Representations—Verilog91 211Chapter Summary98 References99 Chapter 3 COMBINATIONAL LOGIC DESIGN 101 31Beginning Hierarchical Design102 32Technology Mapping106 33Combinational Functional Blocks110 34Rudimentary Logic Functions110 ValueFixing,Transferring, and Inverting111 MultipleBit Functions 111 Enabling114 35Decoding116 Decoder and Enabling Combinations120 DecoderBased Combinational Circuits123 36Encoding125 Priority Encoder 126 Encoder Expansion127 37Selecting128 Multiplexers 128 MultiplexerBased Combinational Circuits138 38Iterative Combinational Circuits143 39Binary Adders145 Half Adder145 Full Adder146 Binary Ripple Carry Adder147 310Binary Subtraction149 Complements 150 Subtraction Using 2s Complement152 311Binary AdderSubtractors153 Signed Binary Numbers154 Signed Binary Addition and Subtraction156 Overflow 158 HDL Models of Adders 160 Behavioral Description 162 312Other Arithmetic Functions 165 Contraction 166 Incrementing 167 Decrementing 168 Multiplication by Constants 168 Division by Constants 170 Zero Fill and Extension 170 313Chapter Summary 171 References 171 Chapter 4 SEQUENTIAL CIRCUITS 173 41Sequential Circuit Definitions174 42Latches 177 SR and Latches 177 D Latch 180 43FlipFlops 180 EdgeTriggered FlipFlop182 Standard Graphics Symbols183 Direct Inputs 185 44Sequential Circuit Analysis186 Input Equations 186 State Table 187 State Diagram 189 Sequential Circuit Simulation192 45Sequential Circuit Design194 Design Procedure 194 Finding State Diagrams and State Tables 195 State Assignment 202 Designing with D FlipFlops 203 Designing with Unused States 206 Verification 208 46StateMachine Diagrams and Applications 210 StateMachine Diagram Model 212 Constraints on Input Conditions 214 Design Applications Using State Machine Diagrams216 47HDL Representation for Sequential Circuits—VHDL224 48HDL Representation for Sequential Circuits—Verilog233 49FlipFlop Timing 242 410Sequential Circuit Timing 243 411Asynchronous Interactions 246 412Synchronization and Metastability 247 413Synchronous Circuit Pitfalls 253 414Chapter Summary 254 References 255 Chapter 5 DIGITAL HARDWARE IMPLEMENTATION 258 51The Design Space 258 Integrated Circuits 258 CMOS Circuit Technology 259 Technology Parameters 265 52Programmable Implementation Technologies267 ReadOnly Memory 269 Programmable Logic Array 271 Programmable Array Logic Devices 274 Field Programmable Gate Array 276 53Chapter Summary 281 References 281 Chapter 6 REGISTERS AND REGISTER TRANSFERS 283 61Registers and Load Enable 284 62Register Transfers 287 63Register Transfer Operations 289 64Register Transfers in VHDL and Verilog 291 65Microoperations 292 Arithmetic Microoperations 293 Logic Microoperations 295 Shift Microoperations297 66Microoperations on a Single Register297 MultiplexerBased Transfers 298 Shift Registers 300 Ripple Counter 305 Synchronous Binary Counters 307 Other Counters 311 67RegisterCell Design 314 68Multiplexer and BusBased Transfers for Multiple Registers 319 HighImpedance Outputs 321 ThreeState Bus 323 69Serial Transfer and Microoperations324 610Control of Register Transfers 327 611HDL Representation for Shift Registers and Counters—VHDL344 612HDL Representation for Shift Registers and Counters—Verilog346 613Microprogrammed Control 348 614Chapter Summary 350 References 351 Chapter 7 MEMORY BASICS353 71Memory Definitions 353 72RandomAccess Memory 354 Write and Read Operations 356 Timing Waveforms 357 Properties of Memory 359 73SRAM Integrated Circuits 359 74Array of SRAM ICs 365 75DRAM ICs 368 DRAM Cell 369 DRAM Bit Slice 370 76DRAM Types 374 Synchronous DRAM (SDRAM) 376 DoubleDataRate SDRAM (DDR SDRAM) 378 RAMBUS DRAM (RDRAM)379 77Arrays of Dynamic RAM ICs380 78Chapter Summary 380 References 381 Chapter 8 COMPUTER DESIGN BASICS 383 81Introduction 384 82Datapaths 384 83The Arithmetic/Logic Unit387 Arithmetic Circuit 387 Logic Circuit 390 Arithmetic/Logic Unit 392 84The Shifter 393 85Datapath Representation 395 86The Control Word 397 87A Simple Computer Architecture403 Instruction Set Architecture403 Storage Resources 404 Instruction Formats 405 Instruction Specifications 407 88SingleCycle Hardwired Control410 Instruction Decoder 411 Sample Instructions and Program413 SingleCycle Computer Issues416 89MultipleCycle Hardwired Control417 810Chapter Summary 426 References 428 Chapter 9 INSTRUCTION SET ARCHITECTURE 430 91Computer Architecture Concepts 430 Basic Computer Operation Cycle432 Register Set 432 92Operand Addressing 433 ThreeAddress Instructions434 TwoAddress Instructions 434 OneAddress Instructions 435 ZeroAddress Instructions 435 Addressing Architectures 436 93Addressing Modes 439 Implied Mode 440 Immediate Mode 440 Register and RegisterIndirect Modes441 Direct Addressing Mode 441 Indirect Addressing Mode 442 Relative Addressing Mode 443 Indexed Addressing Mode 444 Summary of Addressing Modes445 94Instruction Set Architectures 446 95DataTransfer Instructions 447 Stack Instructions 447 Independent versus Memory Mapped I/O449 96DataManipulation Instructions450 Arithmetic Instructions 450 Logical and BitManipulation Instructions451 Shift Instructions 453 97FloatingPoint Computations454 Arithmetic Operations 455 Biased Exponent 456 Standard Operand Format 457 98Program Control Instructions459 Conditional Branch Instructions460 Procedure Call and Return Instructions462 99Program Interrupt 464 Types of Interrupts 465 Processing External Interrupts 466 910Chapter Summary 467 References 468 Chapter 10 RISC AND CISC CENTRAL PROCESSING UNITS 470 101Pipelined Datapath 471 102Pipelined Control 476 103The Reduced Instruction Set Computer 480 Instruction Set Architecture480 Addressing Modes483 Datapath Organization484 Control Organization 487 Data Hazards 489 Control Hazards 496 104The Complex Instruction Set Computer500 ISA Modifications 502 Datapath Modifications 503 Control Unit Modifications505 Microprogrammed Control506 Microprograms for Complex Instructions508 105More on Design 511 Advanced CPU Concepts 512 Recent Architectural Innovations515 106Chapter Summary 518 References 519 Chapter 11 INPUTOUTPUT AND COMMUNICATION 522 111Computer I/O522 112Sample Peripherals 523 Keyboard 523 Hard Drive 524 Liquid Crystal Display Screen 526 I/O Transfer Rates 529 113I/O Interfaces 529 I/O Bus and Interface Unit 530 Example of I/O Interface 531 Strobing 532 Handshaking 534 114Serial Communication 535 Synchronous Transmission 536 The Keyboard Revisited 537 A PacketBased Serial I/O Bus 538 115Modes of Transfer 541 Example of ProgramControlled Transfer542 InterruptInitiated Transfer 543 116Priority Interrupt 545 Daisy Chain Priority 545 Parallel Priority Hardware 547 117Direct Memory Access 548 DMA Controller 549 DMA Transfer 551 118Chapter Summary 552 References 552 Chapter 12 MEMORY SYSTEMS 555 121Memory Hierarchy555 122Locality of Reference558 123Cache Memory 560 Cache Mappings 562 Line Size 567 Cache Loading 568 Write Methods 569 Integration of Concepts570 Instruction and Data Caches572 MultipleLevel Caches573 124Virtual Memory 573 Page Tables 575 Translation Lookaside Buffer577 Virtual Memory and Cache579 125Chapter Summary579 References580 第1章 数字系统与信息 11信息表示 数字计算机 计算机外围扩展 通用计算机详解 12计算机系统设计的抽象层次 13数字系统 二进制数 八进制与十六进制数 数值范围 14算术运算 15十进制编码 16字母数字编码 ASCII字符编码 奇偶校验位 17格雷码 18本章小结 参考文献 第2章 组合逻辑电路 21二进制逻辑与门电路 二进制逻辑 逻辑门 HDL门级建模 22布尔代数 布尔代数的基本定律 代数运算 函数互补 23标准形式 最小项与最大项 积之和 和之积 24两级电路优化 成本准则 卡诺图结构 二变量卡诺图 三变量卡诺图 25卡诺图操作 实质蕴涵项 非实质蕴涵项 和之积优化 无关条件 26异或运算符与门电路 27门电路传输延迟 28HDL概述 29HDL表示——VHDL 210HDL表示——Verilog 211本章小结 参考文献 第3章 组合逻辑设计 31层次化设计入门 32工艺映射 33组合功能模块 34基本逻辑函数 值固定/传输/取反 多比特函数 使能控制 35解码器 解码器与使能组合 基于解码器的组合电路 36编码器 优先级编码器 编码器扩展 37选择器 多路复用器 基于多路复用器的组合电路 38迭代组合电路 39二进制加法器 半加器 全加器 二进制行波进位加法器 310二进制减法 补码系统 二进制补码减法 311加减法器 带符号二进制数 带符号加减法 溢出检测 HDL加法器模型 行为级描述 312其他算术函数 逻辑优化 递增 递减 常数乘法 常数除法 零填充与符号扩展 313本章小结 参考文献 第4章 时序电路 41时序电路定义 42锁存器 SR与锁存器 D锁存器 43触发器 边沿触发器 标准图形符号 直接输入端口 44时序电路分析 输入方程 状态表 状态图 时序电路仿真 45时序电路设计 设计流程 状态图与状态表推导 状态编码 D触发器设计 未用状态设计 设计验证 46状态机图与应用 状态机模型 输入条件约束 状态机设计实例 47时序电路HDL表示——VHDL 48时序电路HDL表示——Verilog 49触发器时序 410时序电路时序 411异步交互 412同步与亚稳态 413同步电路缺陷 414本章小结 参考文献 第5章 数字硬件实现 51设计空间 集成电路 CMOS电路技术 工艺参数 52可编程实现技术 只读存储器 可编程逻辑阵列 可编程阵列逻辑器件 现场可编程门阵列 53本章小结 参考文献 第6章 寄存器与寄存器传输 61寄存器与加载使能 62寄存器传输 63寄存器传输操作 64VHDL与Verilog中的寄存器传输 65微操作 算术微操作 逻辑微操作 移位微操作 66单寄存器微操作 基于多路选择器的传输 移位寄存器 行波计数器 同步二进制计数器 其他计数器 67寄存器单元设计 68多寄存器选择器与总线传输 高阻态输出 三态总线 69串行传输与微操作 610寄存器传输控制 611移位寄存器与计数器的HDL 表示——VHDL 612移位寄存器与计数器的HDL 表示——Verilog 613微程序控制 614本章小结 参考文献 第7章 存储器 71存储器定义 72随机存取存储器 读写操作 时序波形 存储器特性 73SRAM集成电路 74SRAM集成电路阵列 75DRAM集成电路 DRAM存储单元 DRAM位片结构 76DRAM类型 同步DRAM（SDRAM） 双倍数据速率SDRAM（DDR SDRAM） RAMBUS DRAM（RDRAM） 77DRAM集成电路阵列 78本章小结 参考文献 第8章 计算机设计 81引言 82数据通路 83算术逻辑部件概述 算术电路 逻辑电路 算术逻辑部件 84移位器 85数据通路表示 86控制字 87简单计算机体系结构 指令集架构 存储资源 指令格式 指令规范 88单周期硬连线控制 指令解码器 示例指令与程序 单周期计算机问题 89多周期硬连线控制 810本章小结 参考文献 第9章 指令集架构 91计算机架构概念 基本计算机操作周期 寄存器组 92操作数寻址 三地址指令 二地址指令 一地址指令 零地址指令 寻址体系结构 93寻址模式 隐含模式 立即数模式 寄存器与寄存器间接模式 直接寻址模式 间接寻址模式 相对寻址模式 变址寻址模式 寻址模式总结 94多种指令集架构 95数据传输指令 栈指令 独立I/O与内存映射I/O 96数据操作指令 算术指令 逻辑与位操作指令 移位指令 97浮点运算 算术运算 偏置指数 标准操作数格式 98程序控制指令 条件分支指令 过程调用与返回指令 99程序中断 中断类型 外部中断处理 910本章小结 参考文献 第10章 RISC与CISC中央处理器 101流水线数据通路 102流水线控制 103精简指令集计算机 指令集体系结构 寻址模式 数据通路组织 控制组织 数据冒险 控制冒险 104复杂指令集计算机 ISA修改 数据通路修改 控制单元修改 微程序控制 复杂指令的微程序 105深入设计 高级CPU概念 架构创新 106本章小结 参考文献 第11章 输入/输出与通信 111计算机I/O系统 112典型外设 键盘 硬盘驱动器 液晶显示屏 I/O传输速率 113I/O接口 I/O总线与接口单元 I/O接口示例 选通控制 握手协议 114串行通信 同步传输 键盘接口再探 基于数据包的串行I/O总线 115传输模式 程序控制传输示例 中断驱动传输 116优先级中断 菊花链优先级 并行优先级硬件 117直接存储器访问（DMA） DMA控制器 DMA传输 118本章小结 参考文献 第12章 存储器系统 121存储器层次结构 122访问局部性原理 123高速缓存 缓存映射方式 行大小 缓存加载 写入策略 概念整合 指令与数据缓存 多级缓存 124虚拟存储器 页表 转译后备缓冲器 虚拟内存与缓存 125本章小结 参考文献 |
