本书提出了一种基于制程变异的现场可编程门阵列电子电路时序优化方法。本书介绍了三种针对FPGA延迟变化的新的优化方法，包括两阶段变异感知布局、部分重布线和变异感知重定时，利用测量的变异图来减少制程变异对FPGA的影响。