多处理器片上系统的硬件设计与工具集成_[德] 迈克尔·哈布纳（MichaelHübner），于尔根·贝克尔（Jürgen Becker）著；姚舜才，连晓峰译_9787111550075

　　本书主要讲了片上多处理器（chipmultiprocessor），又称多核微处理器或简称CMP，已成为构造现代高性能微处理器的重要技术途径。片上多处理器领域正在蓬勃发展，具有巨大的商业和科研价值。本书共11章：第1章介绍了当今多核片上系统所面临的趋势与挑战；第2章讲述了在嵌入式多处理器平台上的验证和组合的问题；第3章分析了在片上处理器系统中硬件支持下的有效资源利用和建议方法，这些方法用来解决合理利用并行资源的问题；第4章阐明了在多核上的映射应用；第5章讲述了多核芯片消息传递的案例；第6章主要给读者阐述了FPGA在RAMPSoC中的应用、优点和前景，以及被称为CAP-OS的特殊用途操作系统；第7章提出了一种新的综合系统物理设计方法；第8章考察了低功耗系统级芯片的系统级设计；第9章深入探索了对于嵌入式应用空间多核系统所提供的机遇、多核系统设计相关的挑战以及一些创新的方法来应对这些挑战；第10章介绍了高性能多处理器片上系统作用、前景以及发展趋势；结束全书的一章给读者讲述了一种被称为侵入计算的新型并行计算系统。

　　根据摩尔定律，可以预见在未来10年间半导体的集成密度会进一步提高，这预示着在一片小小的芯片上将会集成数以几十亿计的晶体管。然而越来越明显的是，使用更为深入的传送途径和更具实力的超标宽流量技术来开发这样规模的并行指令水平已经到达极限了，同时，对于大存储量的片上闪存来说，大部分晶体管预算也是这样的情况。特别需要指出的是，由于散热和高能耗问题，使用较高的时钟频率来改善系统的性能已经变得举步维艰。尤其是后者（指高能耗问题），不仅仅对于移动系统和设备来说成为了技术性的问题，而且由高能耗造成的在预算中的显著成本因素很快就会成为计算中心的心腹之患。由此可见，在任何系统层面，提高系统性能只有开发并行计算这条路可走了。
　　因此，对于高性能计算系统、高端服务器以及嵌入式系统，多核架构的大规模范式性的改变正在悄然形成。在单一芯片上集成多核可以使系统显著地提高其性能，而无需提高时钟频率。对于同样的性能来讲，多核架构比单核架构有更好的“性瓦比”［性能和能耗之比，功率单位为“瓦特（简称瓦）”］。
　　在科学计算中，对于CPU（中央处理单元）时间消耗较大的场合，将多核技术和协处理器技术结合起来可以大大提升计算能力。同时，对于在嵌入式领域特殊目的的应用，这种技术也同样有用武之地。特别是在硬件中，通过实施其计算密集核，基于加速器的FPGA（现场可编程序门阵列）不仅仅提供了给某个应用提速的机会，而且也适应了该应用的动态行为。
　　本书的目的是评价在MPSoC（多处理器片上系统）架构中未来的系统设计策略，在硬件设计和工具集成（现存的开发工具）两个方面展开讨论。当然，在MPSoC与可重构架构相结合的新趋势方面，本书也作为一个研究主题。本书主要的重点内容是在系统架构、设计流程、工具开发、应用以及系统设计方面。
　　作者衷心地感谢所有文献作者及其合作者为本书最终付梓所作出的杰出贡献。此外，还要感谢Springer集团的Amanda Davis夫人、Charles Glaser先生以及Jeya Ruby女士所给予的大力支持和耐心帮助。
　　Michael Hübner和Jürgen Becker 于德国巴登

你还可能感兴趣